52子系类单片机内部有多少个可编程门阵列的定时计数器

1引言利用硬件描述语言结合可编程门阵列逻辑器件(PLD)可以极大地方便数字集成电路的设计本文介绍一种利用VHDL硬件描述语言结合现场可编程门阵列门阵列(FPGA)设计的数控延时器,延时器在时钟clk的作用下从8位数据线输入延时量,到LATCH高电平时锁存数据可以实现对触发脉冲TRIG的任意量的延时。由于延时范围不同设計所用到的FPGA的资源也不同,本文详细介绍最大延时量小于触发脉冲周期的情况该延时器的软件编程和调试均在MuxplusⅡ环境

  利用硬件描述語言结合可编程门阵列逻辑器件(PLD)可以极大地方便数字集成电路的设计,本文介绍一种利用VHDL硬件描述语言结合现场可编程门阵列门阵列(FPGA)设计嘚数控延时器延时器在时钟clk的作用下,从8位数据线输入延时量到LATCH高电平时锁存数据,可以实现对触发脉冲TRIG的任意量的延时由于延时范围不同,设计所用到的FPGA的资源也不同本文详细介绍最大延时量小于触发脉冲周期的情况。该延时器的软件编程和调试均在MuxplusⅡ环境下完荿系统设计选用Altera公司的EPFl0K30AQC208-3,EPCI44l型专用电路与DSP相结合,应用于雷达目标模拟器的控制部分实现对目标距离的模拟。

  笔者设计的数控延時器采用3个串联计数器来实现由于在触发脉冲TRIG的上升沿开始延时,使用时钟的上升沿计数考虑到VHDL对时钟描述的限制,设计采用计数器l產生同步脉冲SYNC宽度为Tclk,利用SYNC的高电平触发cflag并在延时结束后cflag清零;计数器2计算延时的长度;计数器3计算所要产生的输出脉冲OUTPUT的脉宽,并茬计数结束时对计数器2和计数器3清零整个电路的设计采用同步时钟计数以尽量减少因局部时钟不稳定所产生的毛刺和竞争冒险。 

   该數控延时器低电平时锁存数据高电平时改变内部寄存器的数值(与AD9501型数控延时器的数据锁存端电平相反)。一般情况下触发脉冲与时钟的仩升沿是一致的,如果输入的触发脉冲与时钟不一致则整个电路的延时将产生一定的误差。时序仿真如图3所示延时量由dlyLH为高电平时数據总线data8上的数据决定。

   在该程序中cntl为延时量,cnt2为输出脉冲的宽度cflag为开始计数的标志,该段程序在触发脉冲的周期大于256xTclk时最大延時量为256×Tclk,如果触发脉冲周期小于256xTclk则最大延时量为Tclk-Toutput(Toutput为输出脉冲的宽度)。

  事实上在实际应用中,延时后的输出脉冲与输入的触发脉沖的频率并不相同譬如在设计雷达目标模拟器时要求延时后产生一连串的7分频时钟。 

  要产生上述触发脉冲只需改变计数器2的长度,并在程序中加入case判断语句即可  

拍照搜题秒出答案,一键查看所有搜题记录

拍照搜题秒出答案,一键查看所有搜题记录

8XX51单片机内部设有几个定时/计数器它们是由哪些专用寄存器组成的?
答:(1)8XX51单片機内部设有2个定时/计数器
(2)定时/计数器T1由寄存器TH1、TL1组成,定时/计数器T0由寄存器TH0、TL0组成

拍照搜题,秒出答案一键查看所有搜题记录

我要回帖

更多关于 伤口缝合后出血正常吗 的文章

 

随机推荐