12 接地问题 问：我已看过你们的“產品说明”(d3t3 s”eets)和“应用笔记”(3ppl i23tion notes) 也参加过你们的技术讲座， 但有关如何处理 ADC 中模拟地和数字地的引脚 我 仍有点儿糊涂产品说明书中通常偠求把模拟地和数字地在器件上连接在一起，但我 不 想把 ADC 接成系统的星形接地点我应该怎么做? 答：首先，对涉及到模拟地和数字地感到糊涂这件事你不必感觉那么坏，许 多人 都是这样的!许多迷惑首先来自 ADC 接地引脚的名称模拟地和数字地的引脚名称表 示内 部元件本身的莋用，未必意味着外部也应该按照内部作用去做让我们来解释 一下。 一个集成电路内部有模拟电路和数字电路两部分例如 ADC，为了避免數字信号耦合 到模拟 电路中去模拟地和数字地通常分开。图 1231 所示是一个 ADC 的简单示意 图从芯片上的焊 点到封装引脚的连线所产生的引线接合电感和电阻，并不是 IC 设 计者专门加上去的快速变 化的数字电流在 B 点产生一个电压，经过杂散电容(C STRAY )必然耦合到模拟电路的 A 点 尽 管这昰制造芯片 过程中 IC 设计者应考虑 的问题。可是你能够看到为了防止进一步耦合模拟地和数字地的引 脚在外面应该 用最短的连线接到同一個低阻抗的接地平面上。任何在数字地引脚附加的外部 阻抗 都将在 B 点上引起较大的数字噪声 然后将大的数字噪声通过杂散电容耦合到模擬 电 路上。可通过一个极简单的示意图(图 1231)来说明这一点

图 1231 模拟地与数字地 问：好，你已告诉我把集成电路的模拟地和数字地引脚接到同┅接地平面但我 仍 然要把模拟和数字接地平面在系统中分离开来，我要它们仅仅在一点上连起来但这 个公共点是电源的返回端，并且連到底座接地线上那么现在我还要做什么? 答：假如你的系统只有一个数据转换器，实际上你可以按照产品说明中所说的方 法 去做 并且紦模拟地和数字地线系统一起连在转换器上。你的系统的星形接地点现

在是在数据转 换器上但是这也许是极不希望的，除非在开始时你僦用这样的想法 来设计你的系统假如 你有几个数据转换器安排在不同的印制线路板上，这个规则 不适用应该另想办法因为模 拟地 和数芓地系统被连接在许多印制线路板的每个转 换器上。对于接地环路这是最好的建议 问：我已经能想像出来了!假如我必须把模拟地和数字哋引脚在器件上连 在一 起， 我仍旧需要分开系统的模拟地和数字地我把模拟地和数字地连起来再接到印制线路 板 上的模拟接地平面，或鍺是数字接地平面上但不能两者都连上，对吗?因为 ADC 既是模 拟器件又是数字器件那么连到哪一个接地平面更合适呢? 答：对!假如你把模拟哋和数字地引脚都连到数字接地平面上，那么你的模拟输 入信 号将有数字噪声叠加上去因为模拟输入信号是单端的且相对于模拟接地平媔而言。 问：所以正确的回答是把模拟地和数字地引脚两者连起来并接到模拟接地 平面上 对吗?但这样会不会把数字噪声加到本来很好的接地平面上?另外，因为现在输出信 号是相对于模拟接地平面而所有其它基本逻辑门是相对于数字接地平面，那么输出基本逻辑门噪 声容限 是否会下降?我打算把 ADC 输出接到印制线路板背面三态数据总线上在那里 噪声会相当大， 所以我认为首先需要能够得到的所有噪声容限 答：好!没有什么人会说生活是很容易的!你已经通过困难的道路得到了正确的 结论， 但你提出的模拟接地平面上的数字噪声和在 ADC 输出端上减尐噪声容限(noise m3rgin )的问题 实际上并非像想象的那样坏，可以把它们克服掉把几百毫伏不 可靠的信号加到数字接口明 显地好 于把同样不可靠信號加到模拟输入端。对于 10 V 输入的 16 位 ADC其最低位信号仅仅 为 150 μV!在数字地引脚上的数字地电流实际 上不可能比这更坏，否则它们将使 ADC 内部 的 模擬部分首先失效!假如你在 ADC 电 源引脚到模拟接地平面之间接一种高质量高频陶瓷电容器 (0 31μF)来旁路高频噪 声你将把这些电流隔离到集成电路周围非常小的范围，并且将其对 系统其余部分 的影响减到最低 虽然数字噪声容限会减少，但是如果低于几百毫伏对于 TTL 和 CMOS 基本逻辑门通瑺是可 以接受 的。假如你的 ADC 有单端 ECL 输出你就需 要在每一个数字门上加一个推挽 门，即起平衡和补偿输出的作用把这些门电路封装块地線 引 到模拟接地平面，并 且用差分方式连接基本逻辑门信号接口在另一端使用一个差分线路接收器， 将 它的接地 端接到数字接地平面上 模拟接地平面和数字接地平面之间的噪声是共模信号， 们 它 的大 多数将在差分线路接收器的输出端被衰减抑制掉你可以把同样方法用於 TTL 和 CMOS，但它 们通常有足够的噪声容限所以不需要差分传输。 但是你说过的一件事使我大感忧虑通常把 ADC 输出直接连到有噪声的数据总线仩， 是很 轻率的作法总线噪声经过内部寄生电容耦合可能返回 ADC 模拟输入端。寄生 电容从 031 到 0 35 p F如果把 ADC 输出直接连到靠近 ADC 的中间缓冲锁存器僦要 好得多(见图 1232)。 缓冲锁存器 地线接到数字接地平面上 所以它的输出基本逻辑门电平 和系统其余部分的基本逻辑门电平兼容。

图 1232 ADC 输出通過缓冲锁存器接到数据总线 问：我现在明白了但究竟为什么你不把 ADC 的所有地线引脚都称作模拟 地(AGND)? 这样就不会先出现这些问题。 答：假如噺来的检查人员用一只欧姆表看一看它们在封装体内部是否连在一起 。 这种做法多半会被拒绝因为集成电路可能会被烧。另外存在一個惯例我们必须把 这些 引脚做标记，以便指示它们的真实功能而不是像我们想象的那样。 问：好!我不去做你刚才的试验了现在讨论┅个问题。我有一个同事他设计了 一 个模拟地和数字地独立的系统， 他把模拟地引脚接到模拟接地平面 把数字地引脚 接 到 数字接地平媔上，他说系统工作得很好怎么解释这件事? 答：首先，你按照未被推荐的方法去做并不一定意味着你能一时侥幸成功，有 时 你会陷入虛假的安全感(这就是鲜为人知的 Murp”y 定律)有些 ADC 对于模拟地与数 字 地 引脚 之间的外部噪声不敏感，你的同事偶然选到的可能就是这一种如果要 求我们对你的同事所 说的 “工作很好”的定义做考察，可能还会有其它的解释然 而 ADC 的制造厂家指出，在那种工 作条件下 ADC 的技术指标嘚不到保证像 ADC 那 样复杂器件要在所有工作条件下进行试验是不 现实的，特别是在不是首先推荐的那 些条件下!你的同事这次是侥幸的假洳这个做法在将 来的系统设计中继续使用，你 还是会相信 Murp”y 定律最终会得到证实的 问：关于 ADC 接地的基本原理现在我已经懂了，但对于 DAC 应該怎样接地呢 ? 答： 应用同样的原则 DAC 的模拟地引脚和数字地引脚连在一起并接到模拟接地平 面 上。如果 DAC 没有输入锁存器应该把驱动 DAC 的寄存器的基准和接地引脚接到模拟 地以预 防数字噪声耦合到模拟输出端。 问：对于含有 ADCDAC 和 DSP(例如 ADSP321msp50 音频处理器)的混合处理 芯片应 该怎样接地呢? 答：应用同样的原则。对于复杂的混合信号芯片例如 ADSP321msp50，你决不能 把 它仅看作是数字芯片!应该应用我们刚刚讨论的同样的原则即使一个 16 位的

Σ3ΣADC 和 DAC 的有效采样速率仅仅为 8 ksps，转换器过采样工作频率仍然达到 1 MHz这种转换器需要 一 个 13 MHz 的外部时钟，而 52 MHz 的内部处理器时钟是由 一个锁楿环来产生的正如你所看到 的，成功地应用这种器件需要懂得精密电路和 高速电路的设计方法 问：这些器件对模拟电源和数字电源要求怎么样?我究竟是买独立的模拟电源和数 字 电源，还是买相同的电源? 答：这个问题实际上与数字电源的噪声大小有关例如 ADSP321msp50 有独立的+5 V 模拟電源引脚和+5 V 数字电源引脚。倘若你有一个相当干净的数字电源你还把它作 为 模拟 电源使用，可能侥幸没出现问题一定要在器件每个电源引脚上用 031μF 陶瓷电容适当去 耦 。推荐对模拟接地平面去耦而不是数字接地平面!你也可以用 一个铁氧体环把模拟电源和 数字电 源进一步隔离。 1233 示出的是一种正确接法 图 更为保险的办法是使用单独的+5 V 电源。 假如你能允许附加的功率损耗可使用三 端稳压块从无噪声+15 V 或+12 V 电源Φ产生一个+5 V 电 源。

图 1233 铁氧体对模拟电源和数字电源的隔离

13 电容器的寄生作用与杂散电容 电容器的寄生作用 问：我想知道如何为具体的应用選择合适的电容器但我又不清楚许多不同种类 的电容器有哪些优点和缺点? 答：为具体的应用选择合适类型的电容器实际上并不困难。一般来说按应用分 类，大多数电容器通常分为以下四种类型(见图 13.1)：

?交流耦合包括旁路(通过交流信号，同时隔直流信号) ?去耦(滤掉交流信号或滤掉叠加在直流信号上的高频信号或滤掉电源、基准电源 和信号电路中的低频成分) ?有源或无源 RC 滤波或选频网络 ?模拟积分器和采樣保持电路(捕获和储存电荷) 尽管流行的电容器有十几种包括聚脂电容器、薄膜电容器、陶瓷电容器、电解电容器，但 是对某一具体应用來说最合适的电 容器通常只有一两种，因为其它类型的电容器要么有 的性能明显不完善，要么有的对系统性能有“寄生作用”所以鈈采用它 们。 问：你谈到的“寄生作用”是怎么回事? 答：与“理想”电容器不同“实际”电容器用附加的“寄生”元件或“非理想 ”性能来表征，其表现形式为电阻元件和电感元 件非线性和介电存储性能。“实际”电容 器模 型如图 13.2 所示由于这些寄生元件决定的电容器嘚特性，通常在电容器生产 厂家的产品说 明中都有详细说明在每项应用中了解这些寄生作用，将有助于你选择合适类型的电容器

图 13.2 “實际”电容器模型 问：那么表征非理想电容器性能的最重要的参数有哪些? 答： 最重要的参数有四种： 电容器泄漏电阻 RL(等效并联电阻 EPR)、 等效串联电 阻(ESR)、 等效串联电感(ESL)和介电存储(吸收)。

电容器泄漏电阻RP：在交流耦合应用、存储应用(例如模拟积分器和采 样保持器)以及当电容器用於高阻抗电路时，RP 是一项 重要参数电容器的泄漏模型如图 1 3.3 所示。

图 13.3 电容器的泄漏模型 理想电容器中的电荷应该只随外部电流变化然而實际电容器中的 RP 使电荷以 R3C 时间常 数决定的速率缓慢泄漏。 电解电容器(钽电容器和铝电容器)的容量很大由于其隔离电阻低，所以漏电流非瑺大 (典型值 5～20nA/μF)因此它不适合用 于存储和耦合。 最适合用于交流耦合及电荷存储的电容器是聚四氟乙烯电容器和其它聚脂型(聚丙烯、聚 苯乙烯等)电容器 等效串联电阻(ESR)，R ESR ：电容器的等效串联 电阻是由电容器的引脚电阻与电容器两个极板的等效电阻相串联构成的当有 大的茭流电流 通过电容器，R ESR 使电容器消耗能量(从而产生损耗)这对射频电路和载有高波纹电 流的电源去耦电容器会造 成严重后果。但对精密高阻抗、小信号模拟电路不会有很大的影响 R ESR 最低的电容器是云母电容器和薄膜电容器。 等效串联电感(ESL)L ESL ：电容器的等效串联电 感是由电容器的引脚电感与电容器两个极板的等效电感串联构成的。像 R ESR 一样L ESL 在射频或高频工作环境下也会出现严重问题，虽然精密电路本身在直流戓低频条 件下正常工作其原因是用子精密 模拟电路中的晶体管在过渡频率(tr3nsition freque n2ie s)扩展到几百兆赫或几吉赫的情况下，仍具有增益可以放大电感值 很低的谐振信号。 这就是在高频情况下对这种电路的电源端要进行适当去耦的主要原因 电解电容器、 纸介电容器和塑料薄膜电容器鈈适合用于高频去耦。 这些电容器基本上是由多 层塑料或纸介质把两张金属箔隔开然 后卷成一个卷筒制成的这种结构的电容具有相当大嘚 自 感，而且当频率只要超过几兆赫时主要起电感的作用对于高频去耦 更合适的选择应该是单 片陶瓷电容器， 因为它们具有很低的等效串联电感 单片陶瓷电容器是由多层夹层金属 薄膜 和陶瓷薄膜 构成的，而且这些多层薄膜是按照母线平行方式排布的而不是按照串行方式卷 绕的。 单片陶瓷电容的不足之处是具有颤噪声(即对振动敏感)所以有些单片陶瓷电容器可能会出 现自共振，具有很高的 Q 值因为串 联電阻值及与其在一起的电感值都很低。另外圆片陶 瓷电容器，虽然价格不太贵但有时电感很大。 问：在电容器选择表中我看到“损耗因数”这个术语。请问它 的含义是什么? 答：好因为电容器的泄漏电阻、等效串联电阻和等效串联电感，这三项指标几 乎总是很难分开所以许多电容器制造厂家将它 们合并成一项指标，称作损耗因数(dissp3t ion f32tor)或 DF，主要用来描述电容器的无效程度损耗因数定义为电容器每周 期損耗 能量与储存能量之比。实际上损耗因数等于介质的功率因数或相角的余弦值。如果电容 器在关心频带范围的高频损耗 可以简化成串聯电阻模型那么等效串联电阻与总容抗之比是 对损耗因数的一种很好的估算，即 DF0ωR ESR C 还可以证明损 耗因数等于电容器品质因数或 Q 值的倒數，在电容器制造厂家的产品说明中 有时也给出这项指标介质吸收，R DA C DA ：单 片陶瓷电容器非常适用于高频去耦， 但是考虑介质吸收问题这种电容器不适用于采样保持放大器中的保持电容器。介质吸收是 一种有滞后性质的内部电荷分布它使快速放电然后开路的电容器恢複一部分电荷，见图 1333因为恢复电荷的数量是原来电 荷的函数 ，实际上这是一种电荷记忆效应如果把这种电容器用作采样保持放大器中嘚保

图 1333 介质吸收作用使电容器快速放电 然后开路以恢复原来一部分电荷 持电容器， 那么势必对测量结果产生误 差 对于这种类型应用推荐嘚电容器， 正如前面介绍的还是聚脂型电容器 即聚苯乙烯 电 容 器、聚丙烯电容器和聚四氟乙烯电容器。这类电容器介质吸收率很低(典型徝＜0301%) 常见电容器特性比较见表 1331。 关于高频去耦的一般说明： 保证对模拟电路在高频和低频去耦都合适的最好方法是用电解电容器 例如┅个钽片电容与 一个单片陶瓷电容器相并联。 这样两 种电容器相并联不但在低频去耦性能很好而且在频率 很高的情况下仍保持优良的性能。除了关键集成电路以外一般不必每个 集成电路都接一个 钽电容器。如果每个集成电路和钽电容器之间相当宽的印制线路板导电条长喥小于 102m可 在几个集成电路 之间共用一个钽电容器。 关于高频去耦另一个需要说明的问题是电容器的实际物理分布 甚至很短的引线都有鈈可忽 视的电感， 所以安装高频去耦电容器 应当尽量靠近集成电路并且做到引脚短，印制线路板 导电条宽 为了消除引脚电感，理想的高频去耦电容器应该使用表面安装元件只要电容器的引脚长度 不超过 135mm，还是选择末端引线 电容器(”ire3ended 23p32itors)电容器的正确使用方 法如图 1335 所示。 (3) 囸确方法 (3) 错误方法 ?使用低电感电容器(单片陶瓷电容器) ?安装电容器靠近集成电路 ?使用表面安装电容器 ?短引脚、宽导电条

图 1335 电容器的囸确使用 杂散电容 前面我们已经讨论了电容器像元件一样的寄生作 表 1331 各种电容器件性能比较表

类型典型介质吸收优 点缺 点 NPO 陶瓷电容器 吸收＜031% 外型尺寸小、价格便宜、稳定性好、电容值范围宽、 销售商多、电感低 通常很低但又无法限制到很小的数值(10nF) 聚苯乙烯电容器 03001%～0 302% 价格便宜、DA 很低、电容值范围宽、稳定性好 温度高于 85°C，电容器受到损害、外形尺寸大、电感高 聚丙烯电容器 03001%～030 2% 价格便宜、DA 很低、电容值范围宽 溫度高于+105°C电容器受到损害、外形尺寸大、电感 聚四氟乙烯电容器 03003%～ 0302% DA 很低、稳定性好、可在+125°C 以上温度工作、电容值范围宽 价格相当贵、外形尺寸大、电感高 MOS 电容器 0301% DA 性能好，尺寸小可在+25°C 以上温度工作，电感低 限制供应、只提供小电容值 聚碳酸酯电容器 031%

稳定性好、价格低、温度范围宽 外形尺寸大、DA 限制到 8 位应用、电感高 聚酯电容器 033%～035% 稳定性中等、价格低、温度范围宽、电感低 外形尺寸大、DA 限制到 8 位应用、电感高 单片陶瓷电容器(高 k 值)＞032% 电感低、电容值范围宽 稳定性差、DA 性能差、电压系数高 云母电容器 ＞03003% 高频损耗低、电感低、稳定性好、效率优于 1% 外形尺寸很大、电容值低(＜10nF)、价格贵 铝电解电容器 很高 电容值高、电流大、电压高、尺寸小 泄漏大、通常有极性、稳定性差、精度低、电感性 钽电解电容器 很高 尺寸小、电容值大、电感适中 泄漏很大、通常有极性、价格贵、稳定性差、精度差 用下面让我们讨论一下稱作“杂散”电容(str3y 23p32it3n2e)的另一种寄生作用。 问：什么是杂散电容? 答：像平行板电容器一样(见图 1336)不论什么时候，当两个导体彼此非常靠 近 (尤其昰当两个导体保持平行时)便产生杂 散电容。它不能不断地减小也不能像法拉弟屏 蔽一样用导体进行屏蔽。 C=0.0085×E R ×Ad 其中： C=电容单位 pF E R =空气介电常数 A=平行导体面积，单位 mm 2 d=平行导体间的距离单位 mm 图 1336 平行板电容器模型 杂散电容或寄生电容一般出现在印制线路板上的平行导电条之間或印制线路板的相对 面上的导电条或导电平面之间，见图 1337杂散电容的存在和作用，尤其是在频率很高 时在电路设计中常常被忽视，所以在制造和安装系统线路板时会产生严重 的性能问 题例如，噪声变大频率响应降低，甚至使系统不稳定 通过实例说明如何用上述電容公式计算印制线路板相对面上的导电条产生的杂散电容 。对于普通的印制线路板材料E R =337ld=135mm，则其单位面积杂

散电容为 3pF/2m 2 在 250MHz 频率条件下，3pF 電容对应 的电抗为 21232Ω。 问：请问如何消除杂散电容? 答：实际上从来不能消除杂散电容最好的办法只能设法将杂散电容对电路的影 响减到朂小。 问：那么应该如何减小杂散电容呢? 答：减小杂散电容耦合影响的一种方法是使用法拉弟屏蔽(F3r3d3y s”ield)它 是在耦合源与受影响电路之间的┅种简捷接地导 体。 问：杂散电容是如何起作用的? 答：让我们看一下图 1338图中示出了高频噪声源 V N 如何通过杂散电容 C 耦合到系统阻抗 Z 的等效電容。如果我们几乎或不 能控制 V N 或不能改变电路阻抗 Z 1 的位置，那么最好的解决方法是插入一个法拉弟屏蔽 图 1339 示出了法拉弟屏蔽中断 耦匼电场的情况。

图 1338 通过杂散电容耦合的电压噪声 (3) 电容屏蔽中断耦合电场 (3) 电容屏蔽使噪声电流返回到噪声源而不通过阻抗 Z 1

图 1339 法拉弟电容屏蔽 请注意法拉弟屏蔽使噪声和耦合电流直接返回到噪声源，而不再通过阻抗Ｚ 1 电容耦合的另一个例子是侧面镀铜陶瓷集成电路外壳。这種 DIP 封装在陶瓷封装的顶上有 一小块方形的导电可伐合金盖，这块 可伐合金盖又被焊接到一个金属圈(met3llized rim)上 (见图 13310)生产厂家只能提供两种封装選择：一种是将金属圈连接 到器件封装角上的一 个引 脚上；另一种是保留金属圈不连接。大部分基本逻辑门电路在器件封装的某一角上有┅个接地引脚 所以这 种器件的可伐合金盖接地。但是许多模拟电路在器件封装的四个角上没 有一个接地引脚所以这 ?侧面镀铜陶瓷 DIP 封裝，有 时有隔离的可伐合金 盖?该封装器件受容性干扰易受损坏所以应尽可能接地 图 13310 由可伐合金盖引起的电容效应 种可伐合金盖被悬浮。可以证明如果这种陶瓷 DIP 封装器件的芯片不 被屏蔽，那么 它要比塑料 DIP 封装的同样芯片更容易受到电场噪声的损坏 不论环境噪声电平有哆么大， 用户最好的办法是将任何侧面镀铜陶瓷封装集成电路凡是生产 厂家没有接地的可伐合金盖接地 为 了接地可将引线焊接到可伐合金盖上(这样做不会损坏 芯片， 因为芯片与可伐合金盖之间热和电气隔离) 如果无法焊接到可伐合 金盖上，可使用 接地的磷青铜片做接地连接或使用导电涂料将可伐合金盖与接地引脚连接。绝对不允许将 没有经过检查的实 际上不允许和地连接的可伐合金盖接地有的器件应將可伐合金盖接到电 源端而不是接到地，就属于这种情况在集成电路芯片 的接合线(3ond ”ires)之间不能采用法拉弟屏蔽，主要原因是在 芯片的两條接合线与其相联的引线框架之间的杂散电容大约为 032pF(见图 13311)观测值 一般在 0305pF 至 036pF 之间。 图 13311 芯片接合线之间的杂散电容 考虑高分辨率数据转换器(ADC 戓 DAC)它们都与高速数据总线连接。数据总线上的每条 线( 大约都以 2 至 5V/ns 的速率传送噪声)通过上述杂散电容影响 ADC 或 DAC 的模拟端口(见图 13312 )由此引起的數字边缘耦 合势必降低转换器的性能。

图 13312 高速数据总线上的数字噪 声通过杂散电容进入数据转换器的模拟端口 为了避免这个问题不要将數据总线与数据转换器直接相连，而应使用一个 锁存缓冲器作为接口 这种锁存缓冲器在快速数据 总线与高性能数据转换器之间起到一个法拉弟 屏蔽作 用。虽然这种方法增加了附加的器件增加了器件的占居面积，增加了功 耗稍降低了可靠 性及稍提高了设计复杂程度，但咜可以明显地改善转换器的信噪比

由此可见精密测量电路中的许多不稳定问题嘟可以归结到高频干扰， 除非音响系 统 不接受附近广播电台播放很强的摇滚音乐用户忽视了这种不稳定的干扰源并且 责备放大 器或数据轉换器生产厂家，这是很正常的 此外， 用大功率信号去影响 AD653 是不常见的 因为 AD653 是一种单端输入并且对 RF 信号 又相当不灵敏。但对于具有差汾放大作用的仪表放大器却是比较常见的因 为 小)，即失真随频率增加这样不仅仅是不抑制高频共模信号，而且使高频共模信 号失真 產 生失调。对于 RF 干扰可能性很强的应用场合AD830 差分放大器具有很 宽的共模抑制， 它是 为线接收器应用而设计的 AD830 可能是仪表放大器有用的替换。 传感器通常用长电缆将其连接到信号调节电子设备无线电工程师对于这种几根长 导线有一个专有名词，称之为“天线”从传感器到其电子设备之间的这种长馈线将 按照同 样的表现行为也会起到一个天线的作用，即使我们不希望它起到天线的作用 也是如此如果 传感器的外壳接地就设有问题了，因为在高频情况下外壳的电抗和 馈线使整个系统起到一个 天线的作用而且天线接受的任何高频信号(电场、磁场或 电磁场)都将出现在阻抗上。对于 上述高频信号最可能的终止位置是在放大器的输入 端精密低 频放大器很少与大的高频信号耦合，所以输出结果只表现出常见的可调 整失调误差 问：这种情况对我来说不可能会发生! 答：我可不认为你不会遇到这种情况。如果你认为伱的电路不会遇到这种问题 我 愿跟你赌一顿午餐，我总是会很容易地赢得这顿午餐在 2 米(133～138MHz)范围内， 我使 用一台手持对讲 机 1 米距离内烸秒 1 瓦的功率几乎每次都会赢得这顿午餐， 在 而这个不太引人注目的测试却 同样地令人信服 断开传感器及其引线。将放大器的输入端对哋用尽量短的连线短路然后测量放大器 的 输出端，在几分钟时间范围内观测其输出稳定现在除去短路，恢复传感器引线 并将其置 于囸常工作环境。在传感器的输出端禁止激励和短路再测量放大器的输 出端，发现其输出 随时间变化缓慢下降。 使用高频示波器(或频谱汾析仪更灵敏但判读性差)常常有可能观察到高频噪声，而 且 在放大器的输入端常模和共模两种形式的高频噪声都存在但是肯定对常模噪声 测量产生怀 疑，因为示波器本身(即其电源和探头引线)所产生的干扰信号可能使测 量无效如果在测量 点和示波器输入端之间使用一个簡单的宽带变压器可以使示波 器的影响减到最小，如图 163 1 所示但这种变压器的阻抗相当低，会增加被测电 路的负载

图 1631 在测量点与示波器輸入端之间接一个宽带变 压器 由于禁止对传感器的任何激励，并且将示波器的地接到印制线路板的输入地又把传 感 器的所有引脚一起接箌示波器的输入端，所以很容易观测到共模信号所有这些 共模信号幅 度常常达到几百毫伏并且其频率范围从低频到几十或几百兆赫。 现實世界到处都充满高频噪声源：无线电台、警察局手持对讲机的人、车库大门开启 工 具、太阳、超新星、开关电源和基本逻辑门信号(例如個人计算机)因为我们不能消除 现实环境中 的高频噪声，所以我们在高频噪声抵达精密放大器之前必须从低频信 号中把它滤掉。当信号帶宽仅有几赫时我们可以使用最简单的防护方法。在放大器 前面接一个简单 的 RC 低通滤波器对常模和共模高频噪声都有防护作用相应的電路 如图 1632 所示。 在选择 电 路元件时有两个重要问题应该考虑 阻抗 R 和 R′(图中 示为 1 kΩ，相应的放大器偏置电流为 几个纳安或更低)必须选择适當，以便当放大 器的偏置电流流经它们时不使失调电压明显增 加 另外常模时间常数(R+R′)C2 一定 要比共模时间常数 RC1 和 R′C′1 大得多。否则 为了避免共模信号转换成两个差 分输入之间的信号过程造成的不平衡，要求两个共模时间 常数必须匹配得非常好 如果信号带宽较宽，那么这種简单的滤波电路就不再适合因为这时会把有用的高频 常 模信号和无用

图 1632 简单的 RC 低通滤波器 的高频共模信号都滤掉。如果把大的高频共模信号接到放大器很可能受到共 模向 常模转换及次检波(minor re2tifi23tion)产生的低频误差的影响，所以必须使用既 抑制高频共模信号又通过直流和高频常模信号的滤波器 这种滤波器如图 1633 所示，它是许多年前由 Bill Gunning 设 计的它与用于长途 电话线路的幻象电路(p”3ntom 2ir2uit)有关。 它使用紧耦合的“三 组抽头”变压器 有三个绕组， 其精确匝数比为 1∶1∶1 这种变压器任一绕组上的交流 电压都将耦合 到其它 两个绕组上。

图 1633 用一个“三组抽头”变壓器滤掉高频噪声 该变压器防护绕组的一端接到信号源的地另一端接到放大器的防护端(gu3rd pin) 或分压比较端，这个防护绕组的作用相当于把放夶器“看作”接成一个电容器的常用 作法 高频共模信号将加到(被规定的)下层绕组，并且包含与其它两个绕组都相等 的共模电压这 样减詓与每个绕组相串联的共模电压，从而有效地抵消了放大器输 入端的高频共模信号 当然还有一些潜在的问题。与变压器相串联的电容器幾乎是防护电路的主要元件用 来 阻塞直流和低频信号并且防止防护电路中的低频电流致使变压器磁芯饱和。从放 大器防护端 看进去的阻忼一定要比变压绕组阻抗低许多这样在甚高频情况下，变 压器的容抗将允许信 号漏泄或者可以产生相移如果用这种变压器必须处理很寬的 共模频率范围，那么这些问题 必将导致对变压器设计的不相容限制 在这种情况下，可以考虑如下图那样使用两个独立的变压器加倍消除高频噪声――其 中 一个靠近具有高感抗(相应的容抗也很高)放大器另一个具有很高的甚高频(VHF) 效率。 还可以采用其它方法：放大器尽量靠近传感器而且用载有数字信号的导线(或光导纤 维) 取代传输模拟信号的长电缆其中数字信号受干扰程度可能差一 点儿，所以对 它再进行屏蔽通常(但不总是)有改善并且有时(但不常见)有可能减少无 用 HF 信号 的概率。即使你远离电台和警察局那么意想不到的烘馅

图 1633 用两个“三組抽头”变压器滤掉高频噪声 饼运货车辐射出的噪声信号进入底座的可能性总是存在的。 虽然最重要的考虑是意 识到高频干扰的可能性泹是还要准备处理这种干扰。如果电路 设计总是预料无用 的 HF 干扰那么最好的可能性是充分预防――当你还没想到是卫星天线带 来的影响 時，已经事先采取预防措施了 问：那么法国用户的问题是如何解决的? 答： 他们的问题用 2 只电阻器、 三片电容器和一块接地铜片便解决了問题。 我们离 开

L3 Cognette 饭店凯旋而归。 问：最后请你讲一下有关电源去耦问题。 答：所有精密模拟集成电路(IC)甚至低频电路都含有截止频率为幾百兆赫的晶体 管 因此这些器件的电源必须对地去耦，在尽量靠近 IC 高频处返回以防止在甚高频 情况下的不 稳定性使用的这种去耦电容必须具有低自感而且其引线应该尽可能短 (最好用 10～100 nF 表面安装陶瓷电容芯片，但其引脚长度如果小于 2 mm 一般最为 有效见图 1635。) 低频去耦也很重偠因为电源抑制(PSR)通常在直流条件下规定并且随电源脉动频率 的 增加而明显变坏。在某些高增益应用中通过公共电源阻抗的反馈

理想的高频去耦要求： 1．低电感电容器(单片陶瓷电容器) 2．靠紧集成电路安装 3．短引脚电容器 3．短而宽的导电带 使用钽电解电容进行旁路可提供好嘚低频去耦。 这种长引线没有好处

能够产生低频不稳定(低音频振荡)但对每个集成电路都进行低频去耦，通常是没有 必要的 电源去耦不呮是防止不稳定。运算放大器(至少)是有四个端子的器件因 为对于两个信 号输入端和一个信号输出端来说肯定有一个返回路径。习惯上把運算 放大器的两个电源(指 有正、负电源的运算放大器)的公共端看作输出信号的返回路 径但实际上，其中一个电源 将是真实的高频返回路徑所以对放大器这个电源端 的去耦问题，必须既要考虑正常高频去 耦又要考虑输出地返回路径的去耦

图 1 容性负载电路及其波特图 们可用图 1(3)或图 1(2)来 判断电蕗的稳定性从图 1(3)中可以看出，当开环增益和反馈衰减之和大于 1 时电 路会 不稳定。同样在图 1(2)中，如果某一工作频率低于闭环带宽在這个频率下环路相 移超过 -180°时，运放会出现振荡。电压反馈型运算放大器(VFA)的闭环带宽等于运放增益 带宽积( GBP，或单位增益频率)除以电路闭环增益(A CL )运算放大器电路的相位裕度定义 为使电路不稳定所要求的闭环带宽处对应的附加相移(即环路相移十相位裕度 =-180°)。当相位裕度为 0 时環路相移为-180°，此运放电路不稳定。通常，当相 位裕度小于 35°时， 会出现问题， 例如频响“尖峰” 阶跃响应中的过冲或“振铃”。 为了使相位裕度留有余地容性负载产生的附加极点至少应比电路的闭环带宽高 10 倍，如果不是这样电路可能不稳定 问：那么我应该如何处理嫆性负载? 答：首先我们应该确定运放是否能稳定地驱动自身负载。许多运放数据手册都给出“ 容性负载驱动能力”这项指标还有一些运放提供“小信号过冲与容性负载关系曲 线”，从 中你可以看到过冲与附加负载电容呈指数关系增加当达到 100%时，运放不稳定如 果有

可能，应该使运放过冲远离 100%还应注意这条曲线对应指定增益。对于 VFA容性 负载驱 动能力随增益成比例增加。所以如果在增益为 1 时，VFA 可稳定驅动 100pF 容性负 载那么 在增益为 10 时，便能驱动 1000pF 容性负载也有少数运放的产品说明中给出开环输 出电阻 R O，从而可以计算出上述附加极点的频率 fP= 1/2πROCL 如果附加极点 fP 大于上述 电路带宽 10 倍，则电路稳定如果运放的产品说明没有提供容性负载驱动能力或开 环输出电阻的指标，也没有給出过冲与容性负载关系曲线那么要保证电路稳定，你 必须对容性负载采取必要的补偿措施要使标准运放驱动容负载工作稳定有许多處理 方法，下面介绍几种 (1)提高噪声增益法 使低频电路稳定的有效方法，也是设计者常常忽略的方法就是增加电路的闭环增益 (即噪 声增益)，而不改变信号增益这样可在开环增益与反馈衰减到 0dB 带宽之积恒定条 件下降低 噪声带宽。具体电路如图 2 所示在图 2(3)中，在运放的两个輸入端之间接电阻 RD 此时 电路的增益可由给定公式计算。因为是噪声增益而不是信号增益支配稳定性所以

图 2 提高效大器噪声增益电路 电蕗稳定性的提高不影响信号增益。为保证电路稳定最简单的方法是使噪声带宽至 少应比 容性负载极点频率低 10 倍频程。

图 3 环路增益波特图 這种方法的缺点是输入端电压噪声和输入失调电压被放大产生附加的输出电压噪声 和输出失 调电压增加用一个电容 CD 与电阻 RD 串联可以消除附加的直流失调电压，但增加的

电压噪声是器件固有的不能消除。当选用 CD 时其电容值应尽可能大。为保证噪 声极点至少低于“噪声带寬”10 倍CD 最小应取 10A NOISE /2πRDGBP。 (2)环路外补偿法 这种方法是在运放的输出端和负载电容之间串入一个电阻 RX如图 3 所示。虽然 RX 加在反馈环路的外部但咜可将负载电容产生的附加零点频率 fZ 作用到反馈网络的 传递函数，从而可以减小高频环路相移为了保证电路稳定，RX 的取值应该使附加零 點频率至少比运放电路闭环带宽低 10 倍电路加入 RX 使电路性能不会像方法 1 那样 增加输出噪声，但是从负载端看进去的输出阻抗要增加由于 RX 囷 RL 构成分压器， 从而会使信号增益降低如果 RL 已知并且适当地恒定，那么增益降低值可通提高运 放电路的增益来补偿这种方法用于驱动傳输线路非常有用。RL 和 RX 值必须等于电 缆的特征阻抗(通常为 50Ω 和 75Ω)以免产生驻波。因此先确定 RX 值，其余其它 电阻值要使放大器的增益加倍用来补偿由电阻分压作用降低的信号增益，从而解决 问题 (3)环路内补偿法 如果 RL 值未知，或者是动态值那么增益级的有

图 3 环路外补偿法 效输出电阻必须很低。在这种情况下在整个反馈环路内接一个电阻 RX 是很有用的， 如图 5 所示在这个电路中，由于直流和低频反馈都是來自负载电阻 RL所以从输入 端到负载的信号增益不受分压器 RX 和 RL 的影响。 图 5 环路内补偿法 RX=RORGRF CF=RO+RXRF?CL 在这个电路中外接的电容 CF 是用来抵消 CL 产生的附加極点和零点为了简便起见， CF 产生的零点频率应该与 CL 产生的极点频率相一致CF 产生的极点频率应该与 CL 产生的零点频率相一致。因此整个传遞函数和相频响应好像似没有电容作用一样为 了确保极点和零点作用相互抵消，图 5 中的方程必须求解准确还应注意方程成立的 条件：RF3ROlRG3RO，RL3RO如果负载电阻很大，这些条件容易满足 当 RO 未知时，计算则很困难在这种情况下，设计过程变成猜谜游戏应该注意

“SPICE”这个词：運算放大器的 SPICE 模型是一种不能精确地表示运放开环输出电 阻 RO 的模型，所以这种模型不能完全取代传统的补偿网络设计方法还应当强调指 絀的是，为了采用这种方法CL 必须已知(且为常数)。在许多应用中放大器驱动一 个电路外部的负载，当负载改换时CL 也应该适当变化。只囿当 CL 接入闭环系统时 使用上述电路才最适合。这种在基准电压的缓冲器或倒相器中驱动一个大的去耦电 容。这里 CL 是固定值可以精确哋抵消极点和零点的作用。与前两种方法相比这 种方法非常适合用于低直流输出电阻和低噪声的情况。而且像对基准电压源进行去耦 的那么大的容性负载(一般几微法)用其它方法补偿都是不切实际的。 上述三种补偿方法都各有其优点和缺点为了对你的应用做出最好的选擇，应该对它 们有足 够的认识这三种方法都适合用于“标准”用法，即单位增益稳定电压反馈运算放 大器(V FA)。对于特殊应用的放大器讀者应该采用其它方法。 问：我的运放有一个“补偿”脚当驱动容性负载时，为使电路保持稳定我能用它 对运放进行补偿吗? 答：可以。这是对容性负载进行补偿的最简单的方法现在许多运放都带有使单位增 益稳定的内部补偿电路。但是许多运放只有在很高噪声增益下財能一直保持固有的稳 定性这类运放有一个与外部电容相连的引脚，用来减少主极点频率为了在低增益 时工作稳定，外接电容必须靠菦这个引脚以减小增益带宽积。当驱动容性负载时 增加外接电容过补偿)可以提高稳定性，但是带宽降低 问：到现在为止，你只讨论叻 VFA 的容性负载驱动问题是吗?那么对于电流反馈运 算放大器(CFA)的容性负载驱动问题应如何处理?上述讨论的那些方法，我可以使用 吗? 答：当驱動容性负载时对 CFA 的一些特性要特别注意，但容性负载对电路的影响是 相同的与运放输出电阻相连的容性负载产生附加极点，从而增加楿移并降低相位裕 度有可能产生尖峰、振铃，甚至振荡但是，因为 CFA 不存在增益带宽积这个概念 (带宽依赖于增益的程度很小)所以通过簡单增加噪声增益的方法，对提高电路稳定 性没有显著作用这样便使第一种方法失效。另外电容绝不应接入 CFA 反馈环路， 这样又使第三種方法失效对驱动容性负载的 CFA 进行补偿最合适的方法是方法 2， 在环路外串接一个电阻 问：你上述介绍了一些很有用的方法，但是我还鈈能处理容性负载驱动问题另外， 我的印制线路板已经制好并且不想报废。请问是否有驱动容性负载自身很稳定的运 放? 答：有ADI 公司提供一些很有用的运放，它们既能驱动“无限制”容性负载同时 又能保持优良的相位裕度，如表 1 所示表 1 还给出了驱动容性负载可高达規定值的 另一类运放。所谓驱动容性负载“无限制”并不是意味着驱动 10μF 容性负载像驱动 阻性负载那样具有相同的转换速率

定性认为 不重要的普通电路。典型应用包括晶体管或场效应管偏置电路中集电极或发射极的负 载電阻 充电电容器的放电电阻以及数字基本逻辑门电路中的上拉电阻或下拉电阻。 碳质电阻器按照准对数序列规定一系列标准电阻值(见表 1)阻值范围从 1Ω 到 22MΩ，允许 偏差从 2%(碳膜电阻器)到 5%， 甚至高达 20%(合成碳膜电阻器) 额定功率范围从 1/8= 到 2=， 其中功率为 1/3= 和 1/2=允许偏差为 5%和 10%的电阻器鼡得最多。 碳质电阻器的温度系数很差(典型值为 5000ppm/°C )。所以当温度变化时要求阻 值几 乎不变的精密应用场合不适合选用这种电阻器，但咜们的价格很便宜1000 只碳质 电阻器仅 3 美分(USD0303)。 表 1 例出的是允许偏差为 2%和 5%阻值间隔为 10%，10 倍阻值范围碳质电阻器标准 阻值表 1 中用细体字表示嘚系列阻值的允许偏差仅为 10%或 20%，间隔为 20%［ 表 1 中的 阻值计算公式X=1NT(10×2310n，n=0l1l2l…23其中 INT 表示取整运算。 表 1 中细体字阻值计算公式lX=INT(10×１２10n)n=0l1l2l…12― ―译鍺注］。 碳质电阻器还可使用色码表示电阻器的阻值和允许偏差(见图 1 和表 2)： 表 1 10

6 篮 M67 紫 10M78 灰--9 白---无色--20% ?金属膜电阻器适合用于要求高初始精度、低溫度系数和低噪声的精密应用场合金 属 膜电 阻器通常用真空镀膜或阴极溅射工艺，将作为电阻材料的某种金属或合金(例如镍铬 合金、 氧囮锡或氮化钽)淀积在绝缘基体(例如模制酚醛塑料)表面形成薄膜电阻体构成的电 阻器 金属膜电阻器典型应用包括电桥电路、 振荡器和有源濾波器。 RC 金属膜电阻器的初始 精度范 围为 031%~130%温度系数范围为 10~100ppm/°C。阻值范围为 1030Ω~301kΩ， 阻值间隔为 2% 最大允许偏差为 035%和 1%的金属膜电阻器标准阻徝如表 3 所示 ［表 3 中阻值的计算公式为lX=INT(10116n)，n=0l1l2l…116――译者注］ 表 3 金属膜电阻器标准阻值 金属膜电阻器用 3 位数字表示阻值(数值表示法见图 2)，取代碳质电阻器采用的色码 表示 法 ?线绕电阻器非常精密并且稳定(0305%，＜10ppm/°C)用于要求苛刻的应用场 合，例如调谐网络和精密衰减电路典型阻值范围为 031Ω~132MΩ。 高频效应：与“理想”的电阻器不同，“实际”的电阻器像实际的电容器 一样也遭受寄生作用。实际上任何两 模拟器件天地 1998 年第 9 期 模拟器件天地 1998

端元件，根据工作频率都可看作一个电阻器、电容器、电感器或阻尼振荡电路如图 3 所示。 图 3 “实际”电阻器模型 像电阻器的基体材料、长度与截面比这些因素决定电阻器附加的寄生电感和寄生电 容从而 影响电阻器的高频等效直流阻抗的稳定性。薄膜电阻器通常具有优良的高频响应在 100MHz 左右，仍能保持其精度碳质电阻器只能用于 1MHz 左右。线绕电阻器的感抗 最高所以频率响应最差。即使是无电感的线绕电阻器(顺时针方向绕的线圈数等于 逆时针方向绕的线圈数 由于工艺仍然存在失配和剩余电感――译者注)，也具有佷高的容抗当工作频率 达 50k Hz 以上，几乎不稳定 问：温度效应对电阻器影响如何?我是否总使用温度系数(TC)最低的电阻器? 答：没有必要，主要根据应用情况而定图 3 示出的是用来测量环路电流的电阻器， 待测电流在该电阻两端产生的电压等于 I×R 在这个应用中， 在任一温度下电阻值的 绝对精度对测量该电流的精度至关重要所以应该使用温度系数很低的电阻器。 图 3 测量环路电流的电阻器 与上述应用实例不同图 5 礻出的是增益为 100 的运算放大器电路中增益设置电阻器 的作用。 在增益精度取决于两个电阻值的比率(比率配置)这类应用中电阻值的匹配和溫度系 数 (TC)的跟踪程度比绝对精度更重要。下面通过两个实例来说明这一点 图 5 同相放大电路中的增益设置电阻 13假设两个电阻器 RI 和 RF 的实际温喥系数(TC)都为 100ppm/°C(即 0301%/°C)。 当温 度变化 ΣT 时对应的电阻值为 R=R0(1+TCΣT) 当温度上升 10°C 时，RF 和 RI 的阻值都增加 0301%/°C×10°C=031%运算放大 器的增 益公式(非常近似)为 1+RF/RI。 雖然这两个电阻器的阻值相差很大(99∶1) 但它们按 相同的百分比(比率)增加，所以该电路的增益不变这个例子说明该电路的精度仅仅 取决于兩个电阻值的比率，而与它们的绝对值无关 23假设 RI 的温度系数为 100ppm/°C，而 RF 的温度系数仅为 75ppm/°C当温度变 化 10° C 时，阻值 RI 增加 031%是初始值的

这表奣，当环境温度变化 10°C放大器电路增益下降 03025%(相当于 12 位分辨率 系统的 1L SB)。 人们通常不了解的另一个参数是电阻器的自热效应(self3”e3ting effe2t) 问：什么是洎热效应： 答：指由自身的热量造成电阻值的改变，因为当电阻器功耗增加时必然引起 电阻器自身温度的增加大多数生产厂家的产品说奣都给出“热阻”或“热降”这项 技术指标，用摄氏度符每瓦(°C/=)单位表示(热阻定义为电阻器的有效温度与外部规 定参考点的温度之差除以器件的稳态散耗功率所得的商――译者注)对于 1/3= 典 型尺寸的电阻器， 其热阻大约为 125°C/= 让我们以上述满度输入运算放大器为例说 明热阻的應用。 RI 的功耗为 E2/R=(100mV)2/100Ω=100μ=它引起的温度变化为 100μ=×１２ ５°C/ 03012%。热电偶效应：线绕电阻器还存在其它问题电阻器的绕线和电阻器 的引线之间嘚连接点构成一种热电偶，普通的线绕电阻器由标准 180 合金3镍铬合金 连接点产生的热电势为 32μV/°C 如果选用价格比较贵的电阻器，由铜3镍合金连接点产生的热电势为 235μV/°C 用作标准电阻引线的 180 合金由 77%铜和 23%镍组成。 这种热电偶效应在交流应用中并不重要因为在相同温度下，电阻器两端的热电势可 以相互 抵消但是如果由于电阻器的功耗或者由于电阻器的一端靠近热源致使电阻器的一端 温度比另一端高，从而造荿净热电势产生的直流误差电压进入电路对于普通的线绕 电阻器，温度只要差 3°C就会产生 168μV 的直流误差电压。对于满度 10V 16 位分 辨率系统这个数值大于 1LSB。 模拟器件天地 1998 年第 9 期 模拟器件天地 1998 年第 9 期 在安装线绕电阻器时设法使两引线端温差最小可以克服上述问题具体做法可鉯使电 阻 器的两条引线长度相等，使通过它们的热导性均衡也可以使任何气流(不论是强制 或自然对流)与电阻体相垂直(见图 6)， 或者注意使電阻器的引线两端相对印制电路板 上的任一热源 保持相等的等效热距离(即接受热流相等的距离) 问：薄膜电阻网络与厚膜电阻网络之间有哬差异?电阻器网络与分立电

阻器相比有何优缺点? 答：除了几乎不用考虑实际情况的明显优点以外， 电阻器网络不论是作为独立的整体还昰作为单片 IC 的一部分，经过激光修整后还 具有精度 高、温度系数匹配紧密和温度特性跟踪好等优点分立电阻网络通常用于精密衰减器 和增益 设置电路。薄膜电阻网络还可用于单片集成电路和混合电路仪表放大器以及使用 R32R 梯 形网络的 CMOS 数模转换器和模数转换器。 厚膜电阻器昰一种价格最低的电阻器匹配程度中等(＜031%)，但温度系数(＞ 100ppm/°C)和跟踪性能(＞10ppm/°C)很差厚膜电阻器是采用丝网印刷或电 表 3 厚膜与薄膜电阻器網络性能比较 类 型优 点缺 点 厚 膜低价格大功率可用激光修整容易制作匹配中等(031%)TC 差 (＞100ppm/°CTC 跟踪差(10ppm/°C)玻璃薄膜匹配好(＜0301%)TC 好(＜ 基片 镀工艺将电阻性材料淀积在绝缘基体(例如玻璃或陶瓷)上形成的。薄膜电阻网络的价 格适中而且具有优良的匹配性能(0301%)，以及优良的温度系数(＜100ppm/°C)和 跟踪性能(＜10ppm/°C)这些性能都可用激光调整。薄膜电阻网络是采用汽相淀积 法制造的 表 3 比较了厚膜电阻网络与几种典型的薄膜电阻网络的优缺点。表 5 比较了不同基体 材料 的优缺点 表 5 不同基体材料比较 基 体优 点缺 点 玻 璃低电容易损坏低功率体积大 陶 瓷低电容适合于混合 IC 基片体积大 矽 适合于单片 IC 基片低功率对基体形成电容 蓝宝石低电容低功率较高价格 在图 7 所示的集成仪表放大器电路中，电阻器 R1 与 R′1R2 与 R′2，R3 与 R′3 之间嚴格匹配以保证很高的共模抑制比(高达 120dB d2~60Hz)。 虽然使用分立运放和

分立 电阻器也可能达到较高的共模抑制比但匹配电阻器工作量大不合乎匹量生产的要 求。 图 7 集成仪表放大器中的匹配电阻 在 CMOS 数模转换中采用的 R32R 梯形电阻网路(包括反馈电阻)要求匹配性能好(而 不是绝对 精度高)也昰很重要的。为了达到 n 位精度电阻器的匹配性能必须小于 1/2n，通过 激光修整很容易达到这一点然而绝对精度误差允许大到 20%。图 8 示出的是

短的建立时间非常困难。 问：如何测量建立时间? 答：近年来要求用一个快速、精密信号源(通常称作平顶波发生器)来驱动运算放夶器 已 成为测量建立时间的关键问题顾名思义，这种平顶波发生器to 时刻在两个已 知幅度 之间应该有一个很陡的阶跃和最小的上冲(或下沖)，使之在测量时间的有效 范围内保持“ 平坦”这里所谓的“平坦”是指与 DUT 的建立时间测量误差相比非 常平坦。 为了确保运算放大器的任何输出信号完全能跟得上阶跃响应而不是输入信号阶跃跳 变 后对信号的响应。这样就得要求运算放大器的准确度非常高因此这种测量线路 中的任何有 源器件 的建立时间特性都要优于 DUT 的建立时间特性。 实际上这种平顶波发生器制作起来很困难。通常使用一种技术要求佷低的器件构成 “ 平顶波发生器”即把一个汞润触点继电器(mer2ury3”etted32ont32t rel3y) 的常开触点 接到一个低内阻稳压源上，可以产生 一个波形的顶部非常平而邊缘又非 常陡的平顶脉冲 931 示出了实现这种功能的一个简单 电路。 图 DUT 输入端接 一个 50Ω 接地电阻当继电器闭合时，直流电压 V STEP 施加到 DUT 的输入端产生一个 负向跳变。当继电器断开时输入节点对地快速放电，产生输入正向跳变继电器常 开触点 应该保证所有其它元件与运算放夶器输入端完全隔离，只要继电器保持断开 状态运算放大 器的输入电平(通过 50Ω 电阻接地)应保持不变。 图 931 用汞润触点继电器构成的平顶波發生器 下一个问题是直接测量输出要求控制一个大的动态范围。如果 DUT 接成反相器那 么构 成 的减法器电路只需关心误差信号而不必考虑整个输出动态范围。图 932 示 出了用来测量 AD7 97 达到 16 位精度建立时间(即达到 030015%典型值为 800 ns)所 用的电路 在图 932 中，A1 为 DUT其增益为-1。由输入到输出端的分压器构成第 二个“准”求和点 它可重现该放大器求和点的信号。 100Ω 电位器用来使直流电压 调零在 A2 的输入端接两支 二极管用来对电位 图 932 AD797 建竝时间测量电路 器滑动端箝位，以防止放大器饱和同样对放大器的输出端也起到箝位作用。 由于 A2 的输出电压在阶跃前后是一样的(即差值為零)所以由于阶跃变化所产生的 该放 大器的稳定特性对于测量 A1 是不重要的。因此测量 A2 的输出便可以得到 A1 的 建立时间这 种方法要求 DUT 接成反相放大器。该电路虽然也可在其它增益情况下 工作但是电阻和直流 调零电位的稳定性将对测量有较大的影响。 问：还有别的测量方法嗎? 答：测量建立时间的第二种方法是利用数字示波器的计算功能这种方法是计算代表 建 立时间误差的波形，即先测量 DUT 接受的输入信号与輸出信号之间瞬时波形差 然后将其与 理想器件建立时间的这种波形差相比较，便可得到 DUT 的误差波形 如果在这个系统中存在增益误差，那么它会使误差波形表现为直流偏移因此这种计 算 方法适用于任何增益的 DUT，不论是接成反相放大器还是接成同相放大器。 这

种方法对 於有低频建立拖尾的信号发生器起到补偿作用从而使 DUT 对低频输入响 应 不再受建立时间的影响。 因为这种示波器要应用于高速测量为了偠在高分辨率情况下测量误差，必须采用平 均 方 法例如，如果示波器所用的 ADC 仅有 8 位分辨率但又要使精度优于 8 位， 那么只能用多个 周期嘚平均值来提高测量的有效分辨率 问：还有其它的测量方法吗? 答：测量建立时间的第三种方法是直接测量输出波形。D3t3 6000 型数据精密分析仪 鈳将 高达 5V 的信号直接数字化具有 16 位精度和 10ps 分辨率。但美中不足的是这 种仪器依赖于比 较器探头的重复采样为了测得建立时间波形，要對所有采样点每 次采样一位因此测量建 立时 间要花费很多时间，尤其是当使用上限频率为 1kHz 的继电器式平顶波发生器时更是如此 问：为什么产品说明中把建立时间特性分为短期建立时间 和长期建立时间? 答：传统的建立时间定义是指从放大器输入阶跃开始到其输出进入规定誤差带并不离 开 这个误差带所需要的时间。这个定义非常简单明了但是有时会出现这种情况； 初始建立时 间很快，但随后要拖一段时间財稳定到终值单电源放大器在电源的下 限附近可能会出现这 种 现象。对于更为常见的输入信号大的瞬变情况下在快速稳 定到极好的初始精度之后，有一 个相当长时间缓慢漂移的“热拖尾” 产生热拖尾的原因是，当阶跃跳变使运算放大器的内部电压产生突变致使内部晶體管 形 成温度梯度由于临时出现温差使匹配晶体管不能很好地跟踪。芯片的温度时间 常数决定达 到热平衡所需要的时间为了防止或减尛这种影响，在运算放大器设计 时就应细心地安排器 件位置设计成热对称结构，这种方法对于低速高精密器件来 说要比高速器件更容易 實现因为高速器件电源的摆幅大而且速度快。 应该特别指出的是使用明显改善运算放大器工作速度的新的绝缘隔离工艺(类似超 快速 互補双极型工艺，XFCB)在减小热拖尾问题方面还有些困难因为这种工艺使每 个晶体管都 有一个独立的绝缘“管 ”。虽然这种绝缘隔离减小寄生電容并使工作速 度大大提高但它有热绝缘作用，使热量耗 散到衬底层的速度减慢 长拖尾的严重性和具体应用有关。例如有些系统的采样速率与最初的短期建立时间 一 致，所以受长期漂移的影响不太大对于非常注重转换信号频域特性的通信系统 及其它有 关应用就属于這种情况。虽然长期建立时间误差可以使增益和失调发生变 化 但是长期热拖 尾对数字信号的失真信号影响很小。 这种频域测量(例如失真信号) 系统要比时域测量(例如 建 立时间)系统更加重要另外，譬如视频和扫描仪系统可 能有阶梯波输入随后跟一个长期 恒定的台阶电压。茬这期间对运算放大器的输 出信号进行重复模数转换能跟踪长期建立时 间特性。在这种系统中了解运算放大 器的长期建立时间特性是非常重要的。 图 933 示出了单位增益稳定、高速箝位放大器 AD8036 的长期建立时间特性曲线和短 期建 立 时间特性曲线这种放大器适合用作高速系统模数转换驱动器。左图示出了 在初始大的阶 跃之后一直保持在长期稳定终值的 0309%。右图示出在时间轴放大 300 倍情况下大 约 16 秒后，输出达到短期建立时间范围内的 0301%这对有些系 统的采样非常有用。 AD8036 的 失真非常低(在 500Ω 负载情况下 次谐波和 3 次谐 2 波失真降到 65dB 以上)，所以对于这种性 能要求非常关键的系统来说它是一种优 选器件。

图 933 AD8036 长期建立时间和短期建立时间特性曲线

图 131 表层齐纳二極管与隐埋齐纳二极管结构图 硅芯片表面和芯片内部相比有较多的杂质、机械应力和晶格错位。这是产生噪声和长 期 不稳定性的原因之一所以隐埋式齐纳二极管比表层式齐纳二极管的噪声小，而 且稳定得多 因此它被优先采用于芯片基准源上作为精密的集成电路器件。 但昰隐埋式二极管的击穿电压标称值大约为 5 V 或更大一些而且为了使它处于最佳 工作 状态，必须吸收几百微安的电流所以这种方法对于必須工作在低电压并且具 有低功耗的基 准 来说是不适宜的。对于这样的应用我们宁愿用“带隙”基准。于 是研制出一个具有一个正 温度系數的电压用以补偿具有负温度系数的晶体管的 V 3e 用来维持一个恒定的“带 隙”电压(见图 132)三极管 Q2 发射极面积是 Q1 的 8 倍；这两个管子在 R1 上产生 一個正比于绝对温度的电流，一个正比于绝对温度的电 压与 Q1 的 V 3e 串联产生电 压 VZ，它不随温度变化并且可以被放大(见图 132) 这个电压等于硅的带隙电压(外推到 绝对零度)。

图 132 带隙基准原理图 带隙基准与最好的隐埋齐纳基准相比其准确度和稳定性稍微差一点儿，但是温度特 性 可优于 3 ppm/°C 问：在使用电压基准时应注意些什么问题? 答：须记住好的模拟电路设计的基本考虑是：注意在高阻抗导体上的电压降、 来自 公共地线阻抗的噪声和来自不适当的电源去耦产生的噪声。考虑基准电流流动的方

向 并且对容性负载要多加小心。 问： 我知道电压降和噪声的影響 但是基准是不是必须向导体电压降提供足够大的 电 流影响才明显? 答：通常基准电路内部是经过缓冲的，大多数情况可流出或流入 5～10 mA 电鋶 有 些应用需要这样大的或更大一点的电流，例如把基准作为系统的基准另外一种情况 是 激励高速闪烁式 ADC 的基准输入，它具有非常低嘚阻抗10 mA 电流流过 100 mΩ 阻抗，产生 1 mV 电压降这可能算是比较明显的了。最高性能的电压基准如 AD588 和 AD688，对于它们 的输出和输出接地端采用开尔攵接法(见图 133)接线时应靠 近误差源周围的反馈回路避免 电压降的影响；当电流缓冲放大器被用来驱动许多负 载，或吸收流到错误方向的电鋶时它 们也可修正增益和 失调误差检测端应该接到 缓冲放大器的输出端(最好接在负载上)。 问：什么叫开尔文接法? 尔文接法解决了放大器嘚强制环路内的导线电阻和检测的负载电压所带来 的问题放大器对 负载电压的任何误差都做了修正。在图 133 所示的电路中放大器 的输出电壓实际上应该为 10 V+V ERROR 在负载上的电压却是所要求的 10 V。 AD588 有三个放大器用来提供开尔文接法 放大器 A2 专门用来接地强制检测， 而独立 的 放大器 A3 和 A3 鈳任意选用作为其它的强制检测接法的核心器件

图 133 开尔文接法的优点 问：“流到错误方向”是什么意思? 答：考虑一个工作电源电压为+10 V、輸出为+5 V 的基准。假如它的 5 V 输出端 是通 过 一个接地的电阻器取出的那么电流将从基准端流出。假如电阻器不接到电源的 +10 V 端 那 么电流将流叺基准端。大多数基准允许电流流入或流出但是有些基 准只允许提供电流而不 吸收电流或者吸收能力比流出能力小得多。这样的器件利 用产品说明中规定的输出电流方 式可以识别，对于有相当大的净电流必须流入基准 端的应用场合就不能使用这种器件。一 个常见的例孓是用一个正基准改为负基准 (见图 135) 问：为什么不去买一个负基准呢? 答：因为大多数单极性电压输出的基准都是正基准。当然两端有源基准可用于 任 何极性，它们的使用方法和齐纳二极管相同(并且它们通常是带隙基准) 对于被用作负基准的三端正基准，它肯定会吸收电流它的输出端连到 接地端，而 它的 接地端(将成为负基准端)经过一个电阻器(或一个恒流源)接到负电源端正电 源端通常必须 接到正电源，它臸少比接地端要高几伏但有一些器件也能用二端方 式提供负基准：正电源 端和输出端都接到接地端。 电阻器 RS(或恒流源)必须选择适合于负電源所要求值 并且基准负载电流、 接地端电 流和 输出端电流都在额定范围内。

图 135 AD586 负基准接线图 问：容性负载是怎么回事? 答：许多基准带囿输出放大器当接上大的容性负载工作时，输出会变得不稳定 并 且可能振荡因此为了减少噪声，在基准输出端接上(几个 μF 或更大)的大電容是不 妥当 的 但 1～10 nF 的电容常常是允许的，有一些基准(如 AD588)有减少噪声端 电容可以安全地 接 上去。假如提供强制检测端在容性负载条件下有可能改善回路 动态特性。为弄清楚请查 阅产品说明和咨询制造厂家应用工程师。即使电路是稳 定的使用大的容性负载也是不合悝 的，因为这样会使基准导通时间增加 问：电源一接通，基准能立即导通吗? 答：决不是这样在许多基准中驱动基准元件(齐纳管或带隙基准)的电流是从稳 定 输出中分流出来的。这种正反馈增加了直流稳定性但却产生一个阻制启动稳定的 “断” 状态 。芯片内部电路为了解決这个问题并且便于启动通常设计成吸收接近 最小的电流，所以许 多基准要稍微慢一点才能达到指标(一般需要 1～10 ms)有些 基准确实给出了仳较快的 启动特性，但也有一些还是比较慢的 假如设计师需要在电源接通后要求基准电压能非常迅速地应用于电路中，就要挑选具 有 足夠快的导通特性的基准并且应使降噪电容(noise redu2tion 23p32it3n2e)最 小。为了 使系统省电基准导通延迟可能会限制数据转换 系统选通供电的机会，即 使基准位於转换器芯片内部这个问题仍然应该 考虑。另外考虑转换器的电源起动 特性在这种系统中也是同样重要的 高精度的基准在电源接通后，芯片达到热稳定之前可能需要一个额外的热稳定周期并 且 使 得受热所引起的失调达到它们的最终稳定值这种影响在产品说明中将会给 絀，一般不超过 几秒钟的时间 问：能否使用高精度基准来代替内部基准使转换器更准确? 答： 不必要。 例如常规的 AD573 的换代产品――高速 AD673B 出廠调整好的校准误差 为 0325%(±10 LSB)它带有内部基准准确度在±100 mV(1%)以内。因为 10 V 的 0325% 为 25 m V所以满度为 103000 V±25 mV。 假如一个具有 1%的 AD673B出厂调整 时，用增加 1%增益方法使满度成为 103000 V 调整到高 的内部基准(1031V)倘若 把精确度基准为 10300 V 的基准 AD588 接到 AD673B 基准的输入端 ，满度就变为 103100 V误差是原来指标中最大误差的 3 倍，所以这種做法是不必要的 时间基准 问：你为什么说系统的时钟是一种基准? 答：这个说法并不是指对模数转换器所施加的转换时钟。原则上它用於数据采集 系 统的采样时钟在这些系统中，对于存储、通信、计算分析或其它处理需要对信号按 照预 定的间隔(通常是等间隔)重复采样采样时钟的品质是系统性能的一个限制因

素。 问：晶体振荡器是非常稳定的是吗? 答：晶体振荡器虽然具有很好的长期稳定性，但它经常產生短期的相位噪声如 果 设计者不使用晶体振荡器而使用 RC 弛张振荡器(如 555 或 3036)也会导入相位噪声。 弛张振 荡器有很大的相位噪声 问：怎样財能保证采样时钟具有低的相位噪声? 答：在你的微处理器或数字信号处理器中不能使用晶体振荡器电路作为采样时钟 源。 在晶体振荡器电蕗中尽可能不使用基本逻辑门门电路晶体振荡器通常是用基本逻辑门门过激励晶 体 构 成的，这不仅对长期稳定性没有好处而且会引入仳一个简单的晶体管振荡器 还坏的相位噪 声 。另外来自处理器的数字噪声或者从集成封装的其它门电路来的 数字噪声(假设基本逻辑门门鼡 作振荡器)将作为相位噪声出现在振荡器输出端。 理想情况下可使用一只晶体管或场效应管作为晶体振荡器和具有一个基本逻辑门门的緩冲 器。 这个基本逻辑门门和振荡器本身具有去耦极好的电源集成封装的门电路将不被采用， 因为来自那 里的基本逻辑门噪声将对信号楿位调制(它们可以用在直流场合但不能用于快 速开关状态)。 假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器偠使这个 分 频器的电源与系统基本逻辑门分别进行去耦，以使电源噪声避开相位调制时钟 采样时钟电源线应远离所有的基本逻辑门信号線以防止来自引入的相位噪声干扰。同时它还 应远离 低电平模拟信号线以免使之恶化。 问： 你已经告诉我不要使用处理器中的时钟振荡器作为采样的时钟源 为什么不能 使 用?因为这些信号之间有一个恒定的相位关系，所以两者用同一振荡器不是很合理吗? 答：确实如此但茬这种情况下使用一个独立的低噪声振荡器驱动处理器的时钟 输 入和经过分离缓冲的采样时钟分频器(虽然它们可封装在一起)常常是比使用處理器 中的 振荡器要好。在具有低采样速率中等精度的系统中使用处理器内部振荡器才有 可能但要用 图 136 核对。 问：一个采样时钟上的噪聲问题究竟怎样严重?这个问题在有关数据采集系统的 文章 中很少见 答：因为使用系统的限制因素是采样保持电路的孔径抖动，所以采样時钟的相位 噪 声往往被忽视但假如我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟 链中 总相位噪声的一个成分最新的采樣模数转换器的孔径抖动的重要性比相位噪 声的其它成分 要小。

图 136 采样时钟的总相位抖动对信噪比或有效位 数的影响 图 136 示出了采样时钟的總相位抖动对信噪比或有效位数(ENOB)的影响这个抖动 有效 值为 t p” ，它由采样时钟振荡器相位抖动、当传输采样时钟经过系统时引入的 相位抖 動和模数转换器的采样保持放大器的孔径抖动三者的平方和的平方根(rss) 组成图 136 的 数据可能有一些不准确，因为它用来说明仅需不太大的相位噪声便 会使高分辨率采样系统 性能变坏

图 331 电压输入运算放大器结构框图 问：運算放大器在结构上有哪些不同点? 答：运算放大器在基本结构上有许多不同点最主要的一点是输入级的结构 。输入 级几乎都是长尾对结構(一对放大器接成图 332 所示的形式)但器件的选择对运算 放 大器输入参数的影响至关重要。为了避免对某种半导体器件的倾向性这里给出 嘚是热阴极 电子管图，因为目前的热电子器件一般都不采用集成电路芯片构成输入 级而只有单片运算 放大器才具有由双极型场效应管(FET)构荿的输入级。 由双极型晶体管构成的长尾对式差分放大器如图 333 所示它的主要特点是噪声很 低并且适 当调整后失调电压也很低。另外如果输入级的失调电压调整到最小，那 么一定会有最小的 失调漂移它的主要缺点是受晶体管的发射极电流和基极电流比 例的限制。另外洳果发射 极电流 对输入级足够大以便有合适的带宽，那么基极电 流(从而也使偏置电流)也要相当

图 332 由热阴极电子管构成的“长尾对”差分 放夶器

图 333 简单的双极型晶体管构成的差分放大 器 大(通用运算放大器为 50～1 000 nA高速运算放大器高达 10 μA)。 反相输入端和同相输入端的偏置电流都是單极性的并且匹配得很好(两者之差称作失 调电流)其中偏置电流较小的一路随温度增加而减小。在许多应用中使用精密匹 配电阻 进行补償来提高偏置电流。图 333 示出一个偏置电流补偿电路其中同相输 入端偏置电流经 过电阻 RC(称作偏置补偿电阻)。RC 用来补偿反相输入端偏置电流通

过电阻 R2 时产生的 压降RC 的标称值应该等于电阻 R1 与 R2 的并联值，调整 RC 将 非零失调电流引起的误 差调至最小 这种偏置补偿仅当偏置电流匹配嘚很好的情况 下才是有用的。如果匹配得不好偏置补 偿电阻居然会引起误差。 如果规定的双极型输入级没有这么大的偏置电流那么运算放大器的设计者可以采用 不 同 形式的偏置补偿(见图 335)。 虽然采用相同的长尾对 但每个基极所需要的主 要电流都是由 芯片内一个电流源提供

图 333 偏置补偿电阻可使偏置电流误差减至最小

图 335 偏置补偿双极型输入级

的。这样可使外部偏置电流减小到 10 nA 以下不影响失调、温漂、 带宽戓电压噪 声，而且偏置电流随温度变化很小 这种结构的输入级有两个缺点：一是电流噪声增加；二是外部偏置电流匹配得不好 (实际上，當芯片温度变化时偏置电流可沿相反方向流动或改变极性)。对于许多应 用来说 这两个缺点根本不算毛病。 实际上 一种最常见的低失調运算放大器 OP307 就属于这种 结 构，同样 OP327OP337 和 AD707，它们的失调电压都仅为 15 μV 当运算放大器产品说明 中明 确给出双极性偏置电流(例如±330nA)时，常常認为这 种类型的放大器是偏置补偿放大 器 在甚至几个纳安(nA)的偏置电流都不允许的情况下，通常用场效应管取代双极型晶体 管 在过去，MOSFET 對运算放大器的输入级还存在一定的噪声尽管现代半导体工 艺正在克 服这个缺点。另外还因为 MOSFET 失调电压也相当高所以为了制造高性能 低偏置电流的运算 放大器，使用结型场效应管(JFET)作为输入级典型 JFET 运算放 大器输入级原理图如图 336 所示。 JFET 的偏置电流与流过器件的电流无关所以 甚至宽频带 JFET 放大器可能有很低的偏置 电流(几十皮安是常见的)，而且 AD539 在 室温条件下保证偏置电流低于 60 fA(每 3 μs 一个电子) “在室温”这个条件是 很重要的，此时 JFET 的偏置电流等于其栅极二极管的反向漏电流 而且硅二极

图 336 JFET 运算放大器输入级原理图 管的反向漏电流随温度每增加 10°C 夶约增加一倍。JFET 运算放大器的偏置电 流随 温度变化并不稳定实际上在 25～125°C 温度范围内，JFET 运算放大器的偏置电流 能增 加到 1 000 倍以上(这对于 MOSFET 运算放大器同样适用因为多数 MOSFET 放大 器的偏置电流 等于其栅极保护二极管的漏电流)。 JFET 放大器的失调电压虽然在制造期间进行了调整 但是最尛的失调不一定对应最小 的 温 度漂移。因此JFET 运算放大器的电压失调和漂移应该分别调整，这样调整的 结果要比最佳 双极型放大器的电压夨调和漂移数值稍大一点(最佳 JFET 运算放大器 的电压失调和漂移典型 值分别为 250 μV 和 5 μV/°C)但是 ADI 公司最近研究出 一种新的专利调整方法，预期新┅ 代的 JFET 运算放大器将会得到极好的结果 因此我们可以看出，运算放大器的失调电压、失调电压漂移、偏置电流、偏置电流漂 移 和噪声之間存在着相互权衡的关系而且选择不同的输入结构具有不同的输入特 点。表 331 比较了三种常见运算放大器输入结构的特点 我们还应注意箌以 AD705 为代表的另一类运算放大器， 它采用超 β 双极型 FET(BiFET) 工艺 它既具有低失调电压和低失调电压漂移， 又具有低偏置电流和低偏置电流漂移 问：用户还应该了解运算放大器哪些其它特性? 答： JFET 运算放大器常遇到的一个问题是倒相问题。 如果 JFET 运算放大器的输入 共 模电压太靠近负電源那么反相输入端与同相输入端的作用颠倒，即负反馈变成正反 馈 并且电路可能闩锁。这种闩锁不一定具有破坏性但是要恢复正瑺必须关断电 源。图 337 示 出了电路未出现闩锁情况下的这种倒相作用使用双极型放大器或用 某种方法限制信号 的共模范围可避免这种倒相問题。

表 331 运算放大器输入级特性比较 简 单双极型偏置补偿双 极 型 FET 输入级 失调电压失调电压漂移偏置电流偏置匹配偏置电流漂移噪声 低低高優良低低低低中 差(电流可反向)低低 中 等中等 低-很低中等每增加 10°C 偏流加倍中等

图 337 当输入接近负电源电压时出现的倒相 如果输入信号比相应嘚运算放大器的电源电压更正或更负那么在双极型和 JFET 运 算放 大器中都会出现较严重的闩锁。如果输入端比+VS+037V 更正或者比-VS-037V 更负那 么电流可能流过通常被偏置截止的二极管。这样同样可以导通由这个运算 放大器的某 些扩散作用形成的晶闸管(SCR)使电源短路从而使器件损坏。 为了避免这种破坏性闩锁现象重要的是防止运算放大器的两个输入端电压超过 电 源电 压。在器件导通期间可能产生严重的后果：如果在接通電源电压之前对运算放 大器加输入信 号那么当接通电源时可能立即损坏运算放大器。不论什么时候出现 危险不论是超过电源 电压，也鈈论是运算放大器接通电源之前加输入信号处于 危险状态的两个输入端为防止出 现闩锁，都应该用二极管箝位(最好使用快速、低正 向电壓的肖特基二极管)为防止二极管 电流过大还需要接限流电阻(见图 338)。

图 338 防止闩锁保护电路 这个保护电路本身也会带来问题上述二极管的漏电流可能会影响该电流的误差估 算。 如果使用玻璃封装的二极管并且将其暴露在荧光环境下，那么由于光电效应 其漏电流 会以 100 Hz 或 120 Hz 频率被调制，从而会产生交流声及直流漏电流限 流电阻的热噪声可能 更 加损坏电路的噪声特性，而且流过限流电阻的偏置电流可能 使失调電压明显增加所有这些 影响，在设计这种保护电路时都应该考虑

图 1331 印制线路板导电带的形成电阻 可以证明假如印制线路板的导电带做得比较宽(实际上已经如此)，則上述问题可能 减 轻 在模拟电路中通常使用比较宽的导电带为好，但是许多印制线路板的设计者 (和印制线路 板设计程序)更喜欢采用最小寬度的导电带以便于信号线的布置总之， 在所有可能出现问 题的地方计算导电带的电阻并分析其作用，这是非常重要的 问：宽度过夶的导电带与印制线路板背面的金属层构成的电容会有问题吗? 答： 问题很小。 虽然由印制线路板的导电带构成的电容很重要(即使是低频电蕗 也 应 引起重视因为低频电路也能产生高频寄生振荡)，但总是应该先估算一下如果不 存在 上述情况， 即使较宽的导电带形成很大的电嫆也不会带来问题(见图 1332) 倘 若带来问题 ，可去掉一小块接地平面的面积以减小对地的电容。

图 1332 印制线路板导电带形成的电容 问：这个问題先留一下!什么是接地平面? 答：假如一块印制线路板的整个一面(或者一块多层印制线路板的整个夹层)的铜 箔 用来接地那么这就是我们所說的接地平面。任何地线的排布都要使其具有尽可能小 的电 阻和 电感倘若一个系统使用一个接地平面，那么它受接地噪声影响的可能性

佷小另外接地平 面也具有屏蔽和散热的作用。 问：这里所说的接地平面对制造厂家来说很困难对吗? 答：在 20 年前这方面确实有些问题。紟天由于印制线路中的粘结剂、阻焊剂 和波峰 焊技术的改进使制造接地平面已成为印制线路板的常规作业 问： 你说一个系统使用一个接哋平面使其遭受地噪声的可能性很小， 留下来的接地 噪 声问题还有什么不能解决? 答： 一个接地噪声系统的基本电路如图 1333 所示 尽管有一个接地平面， 但是其 电 阻和电感却不为零――倘若外部电流源足够强它将影响精密的信号。通过合理地排 布印制线路板使大电流不能流箌影响精密信号产生接地电压的区域，这 个问题就 能减到最小有时在接地平面上断开或开缝可以使大的接

图 1333 接地噪声系统基本电路 地电鋶从敏感区域改变流向，但是强行改变接地平面也能使信号绕道进入灵敏区域 所以这 样的工艺技术必须小心使用。 问：怎样才能知道在┅个接地平面上产生的电压降? 答：通常电压降可以测量到但有时候可以根据接地平面材料的电阻(标称 1 盎司 铜 具有 0335mΩ/0的电阻)和电流所经过嘚导电带的长度进行计算，不 过计算可能很 复杂 在直流到低频(50kHz)范围内的电压可以用仪表放大器，如 AMP302 或 AD620 进行测量如 图 1333 所示。

图 1333 用仪表放夶器和示波器测量接地平面的电压 降 放大器增益设定为 1000 并连到灵敏度为 5mV/div 的示波器上。 放大器可以用被测电 路 的同一电源供电或者用自身电源供电。但放大器的地假如与其电源地分开则 示波器必须 连接到所用电源电路的电源地。

接地平面上任意两点间的电阻可以用探头加到这两点上进行测量放大器增益和示波 器 灵敏度综合起来可使测量灵敏度达到 5μV/div。放大器的噪声将增大示波器波形 曲线的宽度 大约為 3μVl但还是有可能使测量的分辨率达到约 1μV 水平――这足 够判别大多数接地噪 声，并且置信度可达 80% 问：有关上述测试方法应该注意什么? 答：任何交变磁场在探头引线上都会感应出电压来，这可以用探头相互 短路来试验 (并且对地电阻提供一个偏流路径)观察示波器波形图。所观察到的交流波形就 是 由于感应所产生的可以用改变引线位置或设法消除磁场使其减少到最小。另外保 证放 大器的地线连接到系统嘚地线上也是很必要的。如果放大器设有这个连接就没 有偏流返回路 径放大器不能工作。接地还应该保证所用的接地方法不会干扰被测 電路的电流分布 问：高频接地噪声如何测量? 答：使用合适的宽频带仪表放大器测量高频接地噪声是很困难的，所以使用高频 和 甚高频无源探头较为适当 它由铁氧体磁环(外径为 6～8mm)组成， 磁环上有两个线圈 每个 线圈 6～10 匝。为了构成一个高频隔离变压器一个线圈连到频谱汾析仪输入 端，另一个线 圈连到探头 测试方法与低频情况类似，但频谱分析仪用幅频特性曲线表示噪声这与时域特性不 同 ，噪声源可鉯根据它们的频率特征很容易进行区别此外使用频谱分析仪的灵敏 度至少比使 用宽频带示波器高 60 dB。 问：导线的电感是怎么一回事? 答：导線和印制线路板导电带的电感在较高频率时是不能忽略的为了计算直导 线 和导电带的电感，这里介绍两个近似方法 例如 1 2m 长，0325 mm 宽的导电帶形成的电感为 10 nH见图 1335。 导线和导电带在高频条件下形成的电感 但是感抗与切割感应回路的寄生通量及感应电压相比通常小得多回路面積必须被减 到 最小，因为感应电压正比于回路面积在线路接线使用双绞线时这一点很容易做 到，见图 13 36(3) 在印制线路板中，引线和返回路徑应该靠近很小的布线变化常常会把影响降到最 小，见

源 A 耦合到低能量回路 B 减少回路面积或增大耦合回路之间的距离将使影响减到最尛。通常把回路面积减到最 小并且尽可能增大耦合回路之间的距离有时需要磁场屏蔽，但 费用很高且容易发 生机械故障所以尽量避免使用